Como o Cache de Memória Funciona

miner0 · 25 de setembro de 2007

Parabéns, muito completo o tutorial. Uma dúvida besta.. eu gostaria de saber a relação da Ponte Sul com Cache L1 e Ponte Norte/Cache L2.

ajudante · 27 de setembro de 2007

Fiquei um pouco confuso: Eu aprendi que no cache mapeado diretamente a memória principal era dividida em conjuntos de blocos sendo que cada conjunto de blocos era mapeado em um único bloco da memória cache. Se eu estiver errado me corrijam.

Phas · 31 de julho de 2012

Muito legal o artigo! Gostaria de dar uma sugestão para que ficasse ainda mais completo.

Achei que seria muito interessante acrescentar um review mostrando a diferença de desempenho de processadores similares (mesma arquitetura e mesmo clock), mas com diferentes quantidades de memória cache, em diferentes aplicativos.

Isso nos daria uma real dimensão do quanto a memória cache influencia no desempenho.

Fica a sugestão.

Leonardo Ritter · 2 de outubro de 2017

O artigo é excelente! Mas fiquei com uma dúvida: Há alguma diferença no circuito dos flip-flops da memória cache L1 para L2 e L3 ou todos os níveis utilizam o mesmo esquema eletrico, mudando apenas a quantidade de flip-flops(quantidade de memória) e a latência?

Gabriel Torres · 3 de outubro de 2017

@Leonardo Ritter Muda a localização física dentro do chip e muitas vezes a arquitetura, em particular a largura do barramento (quantidade de bits que são transferidos por vez).

Leonardo Ritter · 5 de outubro de 2017

Gabriel Torres, obrigado por responder! Já que estamos falando sobre memórias cache eu tenho mais uma dúvida: uma vez estava a utilizar o CPU-Z, e no canto da tela, onde é exibido os níveis de cache e a quantidade de memória estava escrito:

Cache

L1 Data 16 KBytes 8 Way

Trace 12 Kuops 8 Way

Level 2 2048 KBytes 8 Way

O processador era um Intel Pentium 4 630. O que seria esta linha "Trace / 12 Kuops / 8 Way? Eu não vi em nem um outro processador este negócio...

Gabriel Torres · 5 de outubro de 2017

@Leonardo Ritter É um cache de microinstruções decodificadas que só existe na arquitetura do Pentium 4. Para mais informações:

Leonardo Ritter · 5 de outubro de 2017

Gabriel Torres, obrigado novamente!

João Beneditti · 8 de abril de 2021

Uau. Completíssimo, muito obrigado! Vim procurar uma informação básica, e acabei por receber uma aula completa. Tenho uma pergunta, mas, talvez, ela não faça sentido, porque comecei a pouco no universo da tecnologia. Aqui vai:
Sempre percebo que, quando o jogo exige muito da memória RAM, de início, o jogo trava um pouco (no quesito fluidez, não no quesito de qualidade gráfica), então, pensei: "será que tem a ver com a questão do burst da memória? Ao iniciar, a memória sofre aquela queda na taxa de transferência (de, por exemplo, 5 clocks para passar o dado, 5-1-1-1), então, trava, porém, na sequência de 1-1-1, o jogo normaliza devido à frequência de 1 dado por clock. Faz sentido?

Gabriel Torres · 9 de abril de 2021

@João Beneditti Não tem nada a ver, por que na maior parte das vezes os dados estão vindo do cache de memória e não diretamente da RAM. Além disso, cada pulso de clock em uma memória de, digamos, 3.200 MHz, é de 1/3.200.000.000 ou seja 0,3125 ns. Cinco pulsos seriam 1,5625 ns. A diferença de tempo entre um e outro é imperceptível para um ser humano.

Abraços.

Processador	Cache L1 de Instruções	Cache L1 de Dados	Cache L2
Athlon 64	64 KB Associativo por grupos de 2 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L2 Caminho de dados de 128 bits com a unidade de busca	64 KB Associativo por grupos de 2 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L2	512 KB ou 1 MB Associativo por grupos de 16 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L1 de dados Caminho de dados de 128 bits com o cache L1 de instruções
Athlon 64 FX	64 KB por núcleo Associativo por grupos de 2 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L2 Caminho de dados de 128 bits com a unidade de busca	64 KB Associativo por grupos de 2 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L2	1 MB por núcleo Associativo por grupos de 16 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L1 de dados Caminho de dados de 128 bits com o cache L1 de instruções
Athlon 64 X2	64 KB por núcleo Associativo por grupos de 2 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L2 Caminho de dados de 128 bits com a unidade de busca	64 KB Associativo por grupos de 2 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L2	512 KB ou 1 MB por núcleo Associativo por grupos de 16 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L1 de dados Caminho de dados de 128 bits com o cache L1 de instruções
Sempron (soquetes 754 e AM2)	64 KB por núcleo Associativo por grupos de 2 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L2 Caminho de dados de 128 bits com a unidade de busca	64 KB Associativo por grupos de 2 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L2	128 KB ou 256 KB Associativo por grupos de 16 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L1 de dados Caminho de dados de 128 bits com o cache L1 de instruções
Opteron	64 KB por núcleo Associativo por grupos de 2 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L2 Caminho de dados de 128 bits com a unidade de busca	64 KB por núcleo Associativo por grupos de 2 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L2	1 MB por núcleo Associativo por grupos de 16 vias Linhas de 64 bytes Caminho de dados de 128 bits com o cache L1 de dados Caminho de dados de 128 bits com o cache L1 de instruções
Pentium 4	N/D *	8 KB Associativo por grupos de 4 vias Linhas de 64 bytes Caminho de dados de 256 bits com o cache L2	256 KB, 512 MB ou 1 MB Associativo por grupos de 8 vias Linhas de 128 bytes Caminho de dados de 64 bits com a unidade de busca Caminho de dados de 256 bits com o cache L1 de dados
Pentium D	N/D *	16 KB Associativo por grupos de 4 vias Linhas de 64 bytes Caminho de dados de 256 bits com o cache L2	1 MB ou 2 MB por núcleo Associativo por grupos de 8 vias Linhas de 128 bytes Caminho de dados de 64 bits com a unidade de busca Caminho de dados de 256 bits com o cache L1 de dados
Core 2 Duo	32 KB Linha de dados de 64 bytes Caminho de dados de 256 bits com a unidade de busca	32 KB Linha de dados de 64 bytes Caminho de dados de 256 bits com o cache L2	2 MB ou 4 MB Associativo por grupos de 8 vias Linhas de 64 bytes Caminho de dados de 256 bits com o cache L1 de dados
Pentium Dual Core	32 KB Linha de dados de 64 bytes Caminho de dados de 256 bits com a unidade de busca	32 KB Linha de dados de 64 bytes Caminho de dados de 256 bits com o cache L2	1 MB Associativo por grupos de 8 vias Linhas de 64 bytes Caminho de dados de 256 bits com o cache L1 de dados

Entrar

Como o Cache de Memória Funciona

Índice

Índice

Configuração do Cache de Memória nos Processadores Atuais

Comentários de usuários

Respostas recomendadas

miner0 0

Link para o comentário

Compartilhar em outros sites

ajudante 0

Link para o comentário

Compartilhar em outros sites

Phas 5

Link para o comentário

Compartilhar em outros sites

Leonardo Ritter 6

Link para o comentário

Compartilhar em outros sites

Gabriel Torres 13.077

Link para o comentário

Compartilhar em outros sites

Leonardo Ritter 6

Link para o comentário

Compartilhar em outros sites

Gabriel Torres 13.077

Link para o comentário

Compartilhar em outros sites

Leonardo Ritter 6

Link para o comentário

Compartilhar em outros sites

João Beneditti 0

Link para o comentário

Compartilhar em outros sites

Gabriel Torres 13.077

Link para o comentário

Compartilhar em outros sites

Crie uma conta ou entre para comentar

Criar uma conta

Entrar

Últimos tópicos

Livros

Cursos

Conteúdo recente

Sobre o Clube do Hardware

Direitos autorais

Mais

Fórum

Atividades

Artigos

Análises

Livros

Cursos