AMD Zen 2, série 3000 - Ryzen de segunda geração

[Correr]

Em 20/04/2019 às 14:20, brender disse:

 

85% dos PC's na steam tem 4 core ou menos

 

 

 

Essa resposta é simples.

Quem define os rumos de CPU para PC é o mercado corporativo. Adianta nada lançar um produto com 64 cores mas o preço estar lá na casa do chapéu ou durante o uso 63 núcleos ficarem ociosos.

 

Vide exemplo simples.

Chrome e Firefox são multi-processos mas raramente vejo usarem 2 núcleos, parece que todos os processos estão "travados" para usar o mesmo núcleo.

Então eu penso que no momento os desenvolvedores estão aprendendo a fazer o programa rodar em diversos processos separados e estão refinando isso. Vai ser um longo caminho onde irão sofrer um bocado (isso envolve atualização das IDE usadas, e como sabemos... a maioria odeia atualizar os programas, preferem ficar numa versão fixa).

Outro fator é que não basta apenas dividir o programa em vários processos para rodar de forma simultânea, é preciso escrever no código-fonte quando que será utilizado um 2º, 3º processo e qual parte do programa usará esse processo extra (temos aumento da complexidade da programação, aumento da chance de dar crash no programa, etc).

 

Em alguns casos específicos, temos os programas rodando em vários processos/núcleos, mas vai ver o preço dos programas.

[OCCT]

@Phoenyx @Pietro Luigi @brender @ClinkLinck @Correr

 

O meu palpite é que os clocks não vão ser muito diferentes do que temos hoje nos Ryzen 2000, a diferença vai ser no ipc entre 10% e 15% melhor.

No final de 2018 vazou um modelo ES 8/16, o clock all core era 4.0ghz e turbo 4.5ghz, creio que era o mesmo modelo usado em janeiro na apresentação da  AMD com o mesmo multi core do i9 9900k:

https://www.techradar.com/news/amd-zen-2-leak-points-to-a-cpu-with-8-cores-that-can-run-up-to-45ghz

Debate:

https://hardforum.com/threads/the-radeon-technology-group-rtg-has-received-its-first-zen-2-sample.1967802/

 

No começo deste ano também vazou um modelo 12/24 3.4 ghz all core e 3.7ghz turbo:

https://www.pcgamesn.com/amd/amd-3rd-gen-ryzen-12-core-24-thread-user-benchmark

 

Até o momento não vazou nada sobre 16/32, talvez a AMD lance só em 2020 com os Zen3 em 7nm+.

[Lost Byte]

11 horas atrás, Correr disse:

Quem define os rumos de CPU para PC é o mercado corporativo. Adianta nada lançar um produto com 64 cores mas o preço estar lá na casa do chapéu ou durante o uso 63 núcleos ficarem ociosos.

O que eu falei lá atrás sobre entupir de núcleos sem necessidade real no mercado? Lançar produto acima do que a demanda precisa, para estas empresas, é um suicídio financeiro.

 

Imagem tirada do link sobre vazamento da série 3000:

 

Mesma quantidade de núcleos, apenas aumento de clock (e/ou IPC), e possivelmente sem retrocompatibilidade de placa-mãe... Onde já vi isto antes? 

[LNPott]

Está ficando interessante!

 

Realmente estou muito ansioso para ver essa line up.

[brender]

Processador de desktop AMD Ryzen 3 3200G 'Picasso' retratado, baseado na arquitetura Zen + de 12nm - lançamento de APUs AM4 Ryzen 3000 iminentes

 

https://wccftech.com/amd-ryzen-3000-apu-ryzen-3-3200g-leak/

 

Relembrando

 

https://www.gamersnexus.net/news-pc/3429-hw-news-ryzen-3000-pcie-4-dram-prices

 

 

Separadamente, na contagem de núcleos, nossos contatos de engenharia dentro da indústria nos informaram que devemos esperar CPUs 16C e 12C com Ryzen 3000, além das peças usuais de 8 núcleos. É só uma questão de se esses lançarem completamente ou independentemente.

 

 

Eu quero saber dos RYZEN 7nm

[ClinkLinck]

Pessoal os Ryzen 3200G e 3400G serão fabricados em Zen+, portanto não vai ser a tecnologia de chiplets. Por isso que não vai mudar nada nessa lineup. Isso eu já tinha certeza.

 

No leak do AdoredTV eu acho que as APUs eram um objetivo da tecnologia Zen2 então o leaker achou que ia ser Ryzen 3000 e não 4000 (que é quando vão usar Zen 2 para APUs).

 

Por isso que eu acho que o Ryzen 3 6/12 com GPU integrada Navi (que não tem nem indícios de ser lançada antes de 2020) vai ser um Ryzen 4000G, fabricado em Zen2.

[OCCT]

@ClinkLinck

Aquela tabela do Adoredtv tá muito boa para ser verdade e se a gente se basear no modelo es com multi core igual o 9900k na apresentação, só confirma que aquela tabela tá errada, pois se tivesse aqueles clocks mesmo, um 8/16 bateria com folga em single e multi um i9 9900k, já que Zen2 vai vir com ipc bem melhor e aliado ao clock alto, não teria como só empatar.

 

Eu prefiro acreditar no que eu já acreditava que seriam APUs em 12nm e nos novos Ryzen 7nm em clocks parecidos com os modelos ES que vazaram no final do ano passado e começo desse ano.

 

Meu chute é que a AMD de primeira vai lançar até R7 8/16 e a linha R9 ela poderá complementar com 12/24 para concorrer com o 10900k 10/20.

 

Já nos ryzen threadripper, eu acredito que a AMD ainda vai manter 32/64,com ipc melhor e clock maior, batendo tranquilamente um i9 10980xe 28/56 da Intel e em 2020 ela lança o TR 64/128.

[ClinkLinck]

Eu acredito que o jeito que a Intel vai nomear os próximos processadores vai mudar.

Devido à diferenças drásticas de arquitetura, se for olhar a Sunny Cove, já está na hora de mudar os nomes das lineups.
Sem falar que um número de 5 dígitos é ***** mano, hahahaha.

 

Sobre o AdoredTV, eu to ligado que é muito bom pra ser verdade, mas eu acredito que 80% do que o leaker passou está correto em relação ao Zen 2. É que o pessoal acha que vai ser tudo lançado junto e isso acabaria com o mercado para a própria AMD. Eu acho que aquela lineup vai ser o padrão em 2020. Acho que o ideal seria lançar o Ryzen 7 12/24 na Computex, com preços maiores até acabar o estoque de Ryzen 7 8/16, para competir com o i9 e não canibalizar o mercado Ryzen 7 vs i7, Ryzen 5 8/16 no final do ano (está claro que eles ainda não conseguiram aperfeiçoar os chiplets de 8 núcleos ainda, por isso que só bateu o i9, já que eles estão usando uma amostra de engenharia e não o modelo final, mas os chiplets de 6 núcleos podem estar bem aperfeiçoados, então 12/24 ainda é possível na Computex) e Ryzen 3 6/12 só no começo do ano que vem.

Desse jeito ia competir com a Intel sem competir com si mesma.

[brender]

A partir de junho, a AMD irá fabricar em um processo 85% mais denso do que a Intel. No momento em que a Intel tem 10nm prontos, a TSMC está ampliando 5nm, o que supera os 10nm da Intel novamente em 65%. 

 

 

 

 

[brender]

BIOSTAR Teases Next-Gen X570 Racing Series Motherboard Para CPUs AMD Ryzen 3000, Zen 2 7nm - Recursos Active PCH Cooling

 

https://wccftech.com/biostar-x570-racing-pcie-gen-4-motherboard-amd-ryzen-3000-cpus/

 

 

O dissipador de calor PCH, localizado no topo do chipset X570, é resfriado ativamente por uma ventoinha de 7 pás.

 

BIOSTAR e ASRock provocam placas-mãe AMD X570

 

https://videocardz.com/newz/biostar-and-asrock-tease-upcoming-amd-x570-motherboards

 

 

BIOSTAR To Launch Next-Generation RACING Series and Gaming solutions at COMPUTEX 2019

 

https://biostarblog.wordpress.com/2019/04/25/biostar-to-launch-next-generation-racing-series-and-gaming-solutions-at-computex-2019/

 

https://www.reddit.com/r/Amd/comments/bh5aje/new_asrock_gaming_phantom_mobos_teaser_possible/

[brender]

As CPUs AMD Ryzen 3000 supostamente apresentam 15% melhor IPC, até 4,5 GHz - o X570 possui 40 pistas PCIe, e nenhum terceiro Ryzen suporta placas A320

 

Artigo completo: https://wccftech.com/amd-ryzen-3000-15-percent-ipc-uplift-4-5-ghz-x570-pcie-gen-4-40-lanes/

 

AMD X570 oferece 40 pistas PCIe Gen 4, sem suporte para Ryzen 3000 no chipset A320

 

O mesmo relatório também afirma que a plataforma X570 oferece 40 pistas PCIe Gen 4 que estariam disponíveis a partir da CPU e PCH. Isso significa que os processadores Ryzen e X570 PCH dividirão as faixas Gen4.0 em toneladas de E / S. Uma folha de dados vazada mostra que o X570 PCH é classificado no segmento Entusiasta com 16 faixas dedicadas a slots de expansão PCIe Gen 4 (8 + 4 + 4), 8 portas USB 3.1 Gen 2, 4 portas USB 2.0, 4 SATA (4 + 4 + 4_ e uma porta de uplink PCIe x 4 Gen 4. O resto da expansão PCIe Gen 4 seria executado sobre as faixas de CPU.

 

 

Também é dito que as placas-mãe X570 encontraram um problema com as velocidades PCIe 4.0 e uma nova versão das placas-mãe está sendo testada agora, e deve estar pronta em alguns meses, quando a série Ryzen 3000 chegar oficialmente ao mercado. Enquanto o X570 é o nível PCH entusiasta, também haveria audiências informais B550, mas faltaria suporte PCIe Gen 4.0.

 

O lançamento do X570 está programado para julho juntamente com os processadores 3rd Gen Ryzen, enquanto as placas-mãe baseadas no chipset B550 chegarão às prateleiras pelo menos dois meses após o lançamento no final do terceiro trimestre de 2019. Além disso, o chipset A320 não suportaria os processadores da série Ryzen 3000 executar as placas de nível de entrada teria que atualizar para executar as novas CPUs. Vários fabricantes de placas também forneceram BIOS para suas placas-mãe atuais para suportar a próxima linha de CPUs.

 

Fabricantes de placas-mãe estão esperando 12 e 16 core e irão projetar suas próximas placas-mãe em torno dessas informações. Assim, podemos ver uma melhor entrega de energia e uma operação mais estável para chips com maior número de núcleos. Isso só prova que a AMD está em um estado muito pronto com os processadores da série Ryzen 3000 e mal podemos esperar para ouvir mais detalhes da equipe vermelha em suas novas peças de desktop de última geração e high-end logo na Computex 2019.

[brender]

Relembrando que o PCIe 4.0 promete significativos avanços 

 

https://www.tomshardware.com/news/ssd-pcie-4.0-phison-nvme,38418.html

 

[LNPott]

Acho que o PCIE 4 vai favorecer muito a utilização de SSDs e VGA's parrudas, quando usados em grande quantidade.

[brender]

TSMC anuncia processo de 6nm: o passo intermediário entre 5 e 7 nm

 

https://www.guru3d.com/news-story/tsmc-announces-6nm-process-the-intermediate-step-between-5-and-7-nm.html

 

A TSMC está trabalhando em um processo de produção de 6nm, o que é uma surpresa, já que nunca apareceu em roteiros anteriores, eles foram de 7 e 7+ diretamente para 5 e 5+. 

 

Ambos N5, N6 e N7 são produzidos por um processo euv ( ultravioleta extremo ). A produção do processo de 5 nm começou no início deste ano, 6 nm não estaria por perto até o primeiro semestre de 2020. 

 

- EETimes - 

 

N6, a terminologia da TSMC para o processo de 6nm, terá três vantagens, segundo o CEO CC Wei, falando no último anúncio de resultados trimestrais da empresa na semana passada. O N6 terá regras de projeto 100% compatíveis com o N7, permitindo que os clientes migrem diretamente do N7, disse ele. Além disso, o N6 aumentará a densidade lógica em 18% do N7 e fornecerá uma vantagem altamente competitiva em relação ao desempenho. Finalmente, o N6 oferecerá tempo de ciclo reduzido e redução da densidade de defeitos.

 

"Os números N6 e N5 parecem muito próximos, mas na verdade o desempenho - eles ainda têm uma grande lacuna", disse Wei. “N5 comparado com o N7, na verdade, a densidade lógica aumenta em 80%. O N6 comparado com o N7 é de apenas 18% ”.

 

O N5 fornecerá um salto significativo na densidade e no desempenho, mas também será um upgrade de nó completo. Ao contrário do N6, isso exigirá que os clientes projetem produtos a partir do zero.

 

A produção de risco do N6 está prevista para o primeiro trimestre do próximo ano, com a produção em volume começando antes do final de 2020, de acordo com a TSMC.

 

 

 

Declaração ASUS em Placas-Mãe AM4 de 300 e 400 Series para CPUs AMD Ryzen Next-Gen

 

2019/04/29

 

https://www.asus.com/News/EtaH71Hbjuio1arV

 

A ASUS lançará as atualizações do BIOS para suas placas-mãe das séries 300 e 400 para adicionar suporte aos processadores AMD Ryzen de próxima geração. A atualização mais recente do BIOS para cada modelo de placa-mãe pode ser baixada do site oficial da ASUS assim que estiver disponível. 

Os modelos de placas-mãe programados para receber atualizações estão listados abaixo, juntamente com suas versões correspondentes do BIOS. Modelos adicionais de placas-mãe serão adicionados à lista em breve. 

 

 

 

[LNPott]

A intel ainda investindo no refinamento dos 14nm... Estranho...

[Detetive Virtual de SSDs]

Por quanto à mais uma X570 deve sair de uma X470 top de linha será, já teria alguma noção de preço gente?

[Pietro Luigi]

2 horas atrás, GabrielLP14 disse:

Por quanto à mais uma X570 deve sair de uma X470 top de linha será, já teria alguma noção de preço gente?

Pelo que me lembre não há MSRP p/ chipset, mas podemos ter certeza que se esse chipset custar US$150 no lançamento, aqui chega por R$1500, e por ai vai.

[Detetive Virtual de SSDs]

@Pietro Luigi Entendi, putz mais de R$1500 é complicado kk, fico imaginando aquelas MB top de linha devem passar dos R$2,000.00

[Pietro Luigi]

6 minutos atrás, GabrielLP14 disse:

@Pietro Luigi Entendi, putz mais de R$1500 é complicado kk, fico imaginando aquelas MB top de linha devem passar dos R$2,000.00 

É complicado, muito complicado. Preço de lançamento no BR é absurdo porque os consumidores acham que é "status" pagar mais do que o produto realmente vale. Nem levo em consideração os preços de lançamento aqui.

 

Exemplo é a ASUS ROG Crosshair VII Hero (Wi-Fi) AM4 AMD X470, você acha por US$290 mas aqui está +R$2400.

[Detetive Virtual de SSDs]

@Pietro Luigi Sim, preço ridículo para um placa que nem se quer é a melhor do mercado, nesse seu exemplo ai.

[brender]

Muito interessante

 

2019 Revisão do Simpósio de Tecnologia TSMC Parte I

 

Artigo completo: 

https://www.semiwiki.com/forum/content/8147-quick-tsmc-2019-tech-symposium-overview.html

https://www.semiwiki.com/forum/content/8149-2019-tsmc-technology-symposium-review-part-i.html

https://www.semiwiki.com/forum/content/8150-tsmc-technology-symposium-review-part-ii.html

https://en.ctimes.com.tw/DispNews.asp?O=HK2AN94TZR6SAA00NZ

https://semiengineering.com/more-2-5d-3d-fan-out-packages-ahead/

https://www.eetimes.com/document.asp?doc_id=1279540

https://en.wikipedia.org/wiki/Three-dimensional_integrated_circuit

https://semiengineering.com/new-design-approaches-at-7-5nm/

https://semiengineering.com/the-problem-with-post-silicon-debug/

https://semiengineering.com/single-vs-multi-patterning-euv/

 

Resumo:

Melhor Cotação do Dia O
Dr. Cheng-Ming Liu, Diretor de Desenvolvimento de Negócios Automotivos, descreve os requisitos exclusivos dos clientes automotivos da TSMC, especificamente no que diz respeito à continuidade do fornecimento durante uma vida útil do produto muito maior. Ele indicou: 

“Nosso compromisso com os processos herdados é inabalável. Nós nunca fechamos uma fábrica ou fechamos uma tecnologia de processo. ” (Wow.) 

Melhor Quip do Dia
Dr. Y.-J. Mii, Vice-Presidente Sênior de Pesquisa e Desenvolvimento / Desenvolvimento de Tecnologia, destacou três eras de desenvolvimento de tecnologia de processo, conforme ilustrado na figura abaixo de sua apresentação.

 

 

Na primeira fase, a escala de Dennard se refere ao objetivo de escalar as dimensões litográficas lineares do FEOL por um fator de “s” (s <1) em sucessivos nós de processo, alcançando uma melhoria de (1 / s ** 2) na densidade do circuito. medido como portões / mm ** 2. A próxima fase concentrou-se em melhorias materiais e a fase atual concentra-se na co-otimização de tecnologia de projeto - mais sobre isso em breve. 

Em uma apresentação subsequente no simpósio, o Dr. Doug Yu, vice-presidente de Pesquisa e Desenvolvimento de Interconexão e Embalagem Integrada, descreveu como a tecnologia avançada de embalagem também tem se concentrado no dimensionamento, embora por um período mais curto. “Por mais de 10 anos, os pacotes também ofereceram melhorias bidimensionais para a camada de redistribuição (RDL) e a litografia de relevo. Com a tecnologia de empilhamento vertical 3D multi-die, que estamos descrevendo hoje - especificamente, a oferta SoIC da TSMC - estamos proporcionando grandes melhorias na densidade do circuito. S é igual a zero. Ou, em outras palavras, escala infinita. ” (De fato, é fácil prever tecnologias de produto começando a usar a métrica“ portões / mm ** 3 ”.) 

N7 / N7 +
TSMC anunciou os nós de processo N7 e N7 + no simpósio há dois anos. ( link )

O N7 é o processo FinFET “baseline”, enquanto o N7 + oferece uma melhor densidade do circuito com a introdução da litografia EUV para camadas FEOL selecionadas. A transição do design IP do N7 para o N7 + requer a reimplementação, para alcançar uma melhoria na densidade da porta lógica de 1.2X. Principais destaques incluem:
 

N7 está em produção, com mais de 100 novas fitas prontas (NTOs) previstas para 2019

Introdução ao IP chave: Seres PAM4 de 112Gbps

O N7 + está se beneficiando das melhorias na potência de saída sustentada do EUV (~ 280W) e do tempo de atividade (~ 85%). "Embora prevamos novas melhorias na energia e tempo de atividade, essas medidas são suficientes para prosseguir para a rampa de volume do N7 +" , disse a TSMC.

A TSMC concentrou-se na redução da densidade de defeitos (D0) para o N7. “A rampa de melhoria de D0 foi mais rápida do que os nós anteriores, em um intervalo comparável após a rampa de volume de produção inicial” , de acordo com a TSMC.

A TSMC ilustrou uma dicotomia em tamanhos de moldes N7 - clientes móveis <100 mm ** 2 e clientes HPC> 300 mm ** 2.

Para minha lembrança, pela primeira vez a TSMC também indicou que está rastreando D0 especificamente para “chips grandes” e relatou um aprendizado de redução comparável para projetos grandes como para outros produtos N7.

O N7 + entrará na rampa de volume em 2H2019 e está demonstrando taxas de defeito D0 comparáveis como N7.

O N6
TSMC introduziu uma nova oferta de nó, denotada como N6. Este nó tem algumas características muito exclusivas:
 

Regra de design compatível com N7 (por exemplo, pitch M1 de 57 mm, igual a N7)

Modelos IP compatíveis com N7

incorpora litografia EUV para camadas FEOL limitadas - “mais 1 camada EUV do que N7 +, aproveitando o aprendizado do N7 + e do N5”

controle mais rigoroso do processo, tempo de ciclo mais rápido que o N7

mesmos fluxos de referência EDA, algoritmos de preenchimento, etc., como N7

Projetos N7 poderiam simplesmente "re-tapeout" (RTO) para N6 para um melhor rendimento com litografia de máscara EUV

ou, projetos N7 poderiam submeter um novo tapeout (NTO) reimplementando blocos lógicos usando uma biblioteca de células padrão N6 (H240) que alavanca um dispositivo “CPODE” (CPODE) comum entre as células para uma melhoria de 18% na densidade do bloco lógico.

produção de risco no 1T'20 (uma pilha de interconexão metálica de 13 níveis foi ilustrada)

embora a regra de design compatível com o N7, o N6 também introduza um recurso muito exclusivo - "roteamento M0"

 

O N6 parece-me uma continuação da introdução pela TSMC de um roteiro de processo de “meio nó”, conforme ilustrado abaixo.

 

 

Um processo de meio nó é uma decisão voltada para a engenharia e voltada para os negócios, a fim de fornecer um caminho de migração de projeto de baixo risco, para oferecer uma opção de custo reduzido a um projeto N7 existente como um “retrocesso intermediário”. 

A introdução do N6 também destaca uma questão que se tornará cada vez mais problemática. A migração de um design que integra IP externo depende dos recursos financeiros e de engenharia do provedor de IP para desenvolver, liberar (em um testsite shuttle), caracterizar e qualificar o IP em um novo nó em um cronograma adequado. O N6 oferece uma oportunidade para introduzir um kicker sem essa restrição de liberação IP externa. 

N5
O nó de processo N5 incorpora litografia EUV adicional, para reduzir a contagem de máscaras para camadas que, de outra forma, exigiriam multipadronamento extensivo.

 

a produção de risco teve início em março'19, rampa de alto volume no 2T'20 no recém-concluído Gigafab 18 em Tainan (instalação de equipamentos fase 1 concluída em março'19)

destina-se a suportar clientes de “plataformas” de computação móveis e de alto desempenho; aplicações de alto desempenho vão querer utilizar um novo dispositivo “extra low Vt” (ELVT)

Suporte a dispositivos 1.5V ou 1.2VI / O

uma oferta N5P (“plus”) está planejada, com um aumento de desempenho de + 7% a uma potência constante, ou ~ 15% de redução de potência a um desempenho constante acima de N5 (um ano após o N5)

O N5 utilizará um canal de dispositivos de alta mobilidade (Ge)

Engenharia avançada de materiais
Além da introdução do N5 de um canal de alta mobilidade, a TSMC destacou mais materiais e atualizações de engenharia de dispositivos:
 

oferta MIM de super-alta densidade (N5), com densidade de inserção 2X ff / um ** 2 e 2X

novos materiais dielétricos low-K

metal Reactive Ion Etching (RIE), substituindo ***** damascene por metal pitch <30um

um "cap" de grafeno para reduzir a resistividade da interconexão de *****

Uma capacitância MIM local melhorada ajudará a endereçar a corrente aumentada da maior densidade de porta. 

 

 

A TSMC também destacou brevemente as atividades de P & D em pesquisa de materiais para nós futuros - por exemplo, canais de dispositivos Ge nanofios / nanofios, materiais semicondutores 2D (ZrSe2, MoSe2) - veja a figura abaixo (Fonte: TSMC).

 

 

TSMC desenvolveu uma abordagem para o desenvolvimento de processos e recursos de capacitação de projetos focados em quatro plataformas - móveis, HPC, IoT e automotivas. O Dr. Cheng-Min Lin, Diretor da Unidade de Negócios Automotivos, forneceu uma atualização sobre a plataforma e as características exclusivas dos clientes automotivos. 

 

Excelência em Manufatura O

Dr. JK Wang, SVP, Operações Fab, forneceu uma discussão detalhada dos esforços contínuos para reduzir o DPPM e sustentar a “excelência em manufatura”. De nota específica foram as medidas tomadas para atender os requisitos de confiabilidade exigentes dos clientes automotivos. Os destaques da apresentação do Dr. Wang incluíram:

“Desde a introdução do nó N16, aceleramos a rampa de capacidade de fabricação para cada nó nos primeiros 6 meses em uma taxa cada vez maior. A capacidade do N7 em 2019 será superior a 1M 12 ”wafers por ano. A rampa de capacidade N10 / N7 triplicou desde 2017, já que as fases 5 a 7 do Gigafab 15 estão on-line. ” 

“ Implementamos um controle estatístico agressivo do processo (medido em locais de controle de wafer)para detecção precoce, parada e correção de variações de processo - por exemplo, mudanças para cima / baixo nas medidas de linha de base, um desvio de variação, incompatibilidade entre as ferramentas. Estabelecemos critérios de medição do perfil wafer 2D e monitoramento e comparação in-line para um perfil de “aceitação” em cada wafer. ” 

“ A taxa de redução DDM no N7 foi a mais rápida de qualquer nó. ” 

 

 

[Pietro Luigi]

Dúvida: Estou vendo várias informações ref. aos 7nm, densidade, aumento de IPC e agora clock na casa dos 4.5Ghz, mas...ouvi pouco sobre o seguinte...acesso a RAM.

 

Sobre esse arranjo entre CCX e I/O, qual o impacto que isso causa no acesso as RAM(Latência)?

 

Pela lógica de evolução de uma arquitetura, deveríamos ver uma melhora. Correto?

 

Se acaso houver um piora, ou até a msma latência do Zen+, o aumento de clock/IPC irá equilibrar isso?

 

[brender]

Primeiros testes dos Ryzen 3000 apresentam 4,5 GHz e melhorias de 15% no IPC [Rumor]

 

 Segundo o rumor, a AMD enviou as amostras das CPUs para algumas fabricantes realizarem o processo de validação do produto. 

 

As supostas amostras contariam com modelos de 4, 8, 12 e 16 núcleos, para testes internos, o que significa que os resultados não representam o desempenho do produto final. 

 

https://adrenaline.uol.com.br/2019/04/29/58864/primeiros-testes-dos-ryzen-3000-apresentam-4-5-ghz-e-melhorias-de-15-no-ipc-rumor-/

[brender]

O nó de 5nm 2020 da TSMC tem uma densidade de transistores 80% maior do que a de 7nm do Ryzen 3000

 

https://www.pcgamesn.com/amd/tsmc-6nm-5-nm-80-percent-density

 

Agora, imaginem quantos núcleos de CPU a AMD poderia compactar dentro de um chiplet de 5nm se ele tiver 80% a mais de espaço de transistores…

 

TSMC: A maioria dos clientes de 7nm fará a transição para 6nm

 

https://www.anandtech.com/show/14290/tsmc-most-7nm-clients-will-transit-to-6nm

 

AMD 7nm Zen 2 chega às CPUs AMD Ryzen Série 3000 Primeiro, EPYC Roma confirmado para o terceiro trimestre de 2019

 

https://wccftech.com/amd-ryzen-3000-cpus-7nm-zen-2-first-epyc-rome-q3-2019-launch/

 

 

 

 

 

 

 

 

 

 

 

TSMC anuncia processo de 6 nanômetros

 

https://fuse.wikichip.org/news/2261/tsmc-announces-6-nanometer-process/

 

TSMC inicia produção de risco de 5 nanômetros

 

https://fuse.wikichip.org/news/2207/tsmc-starts-5-nanometer-risk-production/

 

 

 

 

Possíveis listagens de AMD Ryzen 9 3800X, Ryzen 7 3700X, Superfície Ryzen 5 3600X em lojas on-line

 

https://www.techpowerup.com/255099/possible-listings-of-amd-ryzen-9-3800x-ryzen-7-3700x-ryzen-5-3600x-surface-in-online-stores

 

https://nguyencongpc.vn/cpu-bo-vi-xu-ly/cpu-amd/

 

https://www.ebrarbilgisayar.com/ryzen-islemciler-pmk686?ob=0&marca=Amd

 

 

 

 

 

 

[brender]